




Fakulta elektrotechniky  
a informatiky

# POČÍTAČOVÉ INŽINIERSTVO V ELEKTRONIKE

Fyzikálny princíp logických obvodov

Ing. Peter Lukács, PhD.

2020/2021



peter.lukacs@tuke.sk


# Rozdelenie log. obvodov podľa tech. výroby

Logické úrovne sú spojené s určitými konkrétnymi realizačnými obvodmi. Ak je oblasť napäťových úrovni odpovedajúcich logickej jednotke väčšia, než oblasť hodnôt pre logickú nulu, ide o tzv. **pozitívnu logiku**. V opačnom prípade ide o negatívnu logiku. V praxi si častejšie používa tzv. pozitívna logika. Veľkosť kladného napäťia pre log. jednotku závisí od technológie výroby log. obvodov. Napr. pre logiku TTL je tolerancia log. jednotky 2 až 5,5 V, pre log. nulu 0 až 0,08 V.

**Základné logické obvody** je možné v rámci jednotlivých technológií rozdeliť podľa toho, z akých obvodových prvkov sú vyrobené:

# Diódová logika

**DL** (diódová logika) – ako spínacie prvky sa používajú diódy a obmedzovacie rezistory (limiting resistors). Dióda prepúšťa prúd, ak je na jej anóde oproti katóde vyššie napätie (v prípade Si diódy o 0,6-0,7 V). V takom stave sa správa ako zopnutý spínač, v opačnom prípade je medzi anódou a katódou max. odpor.




# Diódová logika

Diódové logické členy sú veľmi jednoduché a môžu pracovať s napäťovými úrovňami logickej hodnoty 1 v širokom rozsahu, daným len záverným napäťom diódy alebo výkonovou stratou diódy. Nevýhodou je, že pomocou nich nedokážeme realizovať invertor.

**Sú vhodné iba pre realizáciu logického súčtu a súčinu (OR, AND).**


# Diódová a rezistorová tranzistorová logika

**DTL** (diódová tranzistorová logika) používa ako aktívny prvok tranzistor, ktorý v logických obvodoch pracuje vo funkcií spínača. Tranzistor je buď úplne zavretý a prúd ním nepreteká alebo je otvorený a prúd, ktorý ním prechádza, je obmedzený iba veľkosťou vlastnej impedancie.



# Diódová a rezistorová tranzistorová logika

**RTL** (rezistorová tranzistorová logika) – nevýhodou tejto logiky je malá odolnosť voči rušeniu, približne 0,2 V a malý logický zisk,  $N=3$  až 4. Na výstup je možné pripojiť 3 až 4 vstupy rovnakej logiky.




# Ďalšie typy logík


**TTL** (tranzistor-tranzistorová logika) – táto logika je najviac rozšírená.

**CMOS** (komplementárna MOS technológia) – táto technológia využíva unipolárne tranzistory (tranzistory riadené elektrickým poľom).

**ECL** (emitorovo viazaná logika) – tento typ logiky pre veľmi rýchle číslicové obvody, veľmi rýchle pamäte, atď'...



**CMOS Logic**



**TTL Logic**

# Základné pojmy – šumová imunita

Logické obvody majú vždy definované určité rozmedzie hodnôt napäti pre logickú 0 a logickú 1. Táto tolerancia je veľmi dôležitá, aby sa logické obvody mohli vzájomne spájať a kombinovať. Pre obvody TTL sú pre úrovne logických hodnôt definované nasledovné napäťové úrovne:

na vstupe: log. 1  $U_{IH} \geq 2 \text{ V}$


log. 0  $U_{IL} \leq 0,8 \text{ V}$

na výstupe: log. 1  $U_{OH} \geq 2,4 \text{ V}$

log. 0  $U_{OL} \leq 0,4 \text{ V.}$

# Základné pojmy – šumová imunita

Tolerancia hodnôt jednotlivých vstupných a výstupných úrovní TTL logiky je uvedená na obr.:



# Základné pojmy – šumová imunita

**Šumová imunita** predstavuje odolnosť danej technológie voči parazitnému rušeniu. Predstavuje presah tolerančných pásiem medzi hraničným napäťom pre vstup a výstup. Zvolené napäťové úrovne zabezpečujú činnosť systému proti náhodným poruchám tým, že napätie na výstupe musí byť vždy o 0,4 V vyššie pre log. 1 a o 0,4 V nižšie pre log. 0, ako je hranica určujúca spoločalivú činnosť obvodu na jeho vstupe.

Pre TTL je odolnosť proti rušeniu daná hodnotami:

$$\text{pre log. 1} \quad U_{OH} - U_{IH} = 2,4 \text{ V} - 2,0 \text{ V} = 0,4 \text{ V},$$

$$\text{pre log. 0} \quad U_{IL} - U_{OL} = 0,8 \text{ V} - 0,4 \text{ V} = 0,4 \text{ V}.$$

# Základné pojmy – logický zisk N

Jedným zo základných požiadaviek na logické členy býva možnosť spoločlivého a jednoduchého napojenia vstupu logických členov na výstupy iných logických členov. Číslo, udávajúce maximálny počet vstupu rovnakej technológie, ktoré môžeme zapojiť na výstup logického členu pri zachovaní logickej úrovne, sa nazýva **logický zisk N**.

U štandardných TTL logických obvodov je  $N=10$ , v prípade TTL série LS a ALS, ktoré majú nižšie vstupné prúdy, je  $N=20$  a u výkonových log. obvodov sa  $N=30$ .

# Základné pojmy – dynamické parametre LO

Dynamické parametre logických obvodov predstavujú dôležité údaje, na základe ktorých sa rozhoduje pre použitie konkrétnnej typovej rady a technológie. Dynamické parametre sa merajú na vonkajších svorkách obvodu bez ohľadu na jeho štruktúru. Charakteristické časové úseky môžu byť definované rôznym spôsobom. Na nasledujúcom obrázku je zobrazený vstupný a výstupný priebeh napätia meraný na svorkách hradla.


Nábežná hrana ( $t_r$ ) (čelo signálu) je doba, za ktorú stúpne signál z 10% na 90% svojej maximálnej hodnoty.

# Základné pojmy – dynamické parametre LO

Dobežná hrana ( $t_f$ ) (tylo signálu) je doba, za ktorú klesne signál z 90% na 10% svojej maximálnej hodnoty.

Ak má signál príliš dlhý nábeh alebo dobeh, logický obvod je dlho v oblasti nestability. Tento stav je nežiaduci, pretože môže spôsobiť chyby v činnosti obvodu. Z tohto dôvodu je nutné používať signály s takou dobou nábehu a dobehu, ktoré zodpovedajú použitým log. obvodom, resp. technológií tak, aby oblasť nestability bola minimalizovaná.

# Základné pojmy – dynamické parametre LO



# Základné pojmy – dynamické parametre LO

Na obr. na predchádzajúcom slajde je taktiež znázornené aj oneskorenie signálu pri prechode logickým obvodom. Doba  $t_{pd0}$  predstavuje dobu prechodu (oneskorenie) obvodu pri zmene vstupnej úrovne zo stavu log. 1 na stav log. 0 a  $t_{pd1}$  naopak.




Charakteristické oneskorenie logických obvodov sa udáva ako pomerná hodnota, teda:

$$t_{pd} = \frac{t_{pd0} + t_{pd1}}{2} .$$

# Základné pojmy – frekvenčné pomery

**Maximálna pracovná frekvencia**  $f_{\max}$  je najvyššia možná frekvencia, ktorú je logický obvod schopný spracovať bez toho, aby došlo k výpadku signálu alebo k poklesu výstupných úrovní. Hodnota  $f_{\max}$  úzko súvisí s oneskorením logického obvodu a so strmost'ou nábežnej a dobežnej hrany signálu. V prípade vyšších frekvencií už obvody nedokážu signál reprodukovať. Napríklad pre obvody TTL standard je maximálna pracovná frekvencia okolo 10 MHz.

# Základné pojmy – frekvenčné pomery



# Základné pojmy – energetické pomery LO

Prípustný rozptyl napájajúcich napäťí súvisí predovšetkým s výrobnou technológiou. Pre TTL logické obvody je prípustná len veľmi malá zmena napájacieho napäťia  $\pm 5\%$  Ucc. V prípade technológie CMOS je prípustná veľká zmena Ucc v rozsahu napr. 3 až 18 V. Pre odber energie často platí, že čím má logický obvod väčší odber, tým je menšie oneskorenie v logickej sieti.

Príkladom môžu byť logické obvody Schottky TTL, ktoré majú priemerné oneskorenie  $t_{pd} \approx 3$  ns, pričom hradlo má typický príkon 18 mW.

## Základné pojmy – zapojenie nepoužitých vstupov

Nezapojené vstupy logických obvodov je nevyhnutné ošetríť, aby cez nich nedochádzalo k rušeniu funkcie logického obvodu parazitnými signálmi, teda nikdy ich nenechávame nezapojené.

Vo všeobecnosti platí, že nepoužité vstupy logických členov AND a NAND pripájame na log. 1 cez vhodný rezistor, väčšinou  $R \approx 1 \text{ k}\Omega$ . V prípade log. členov OR a NOR sa nepoužité vstupy pripájajú na log. 0.

## Základné pojmy – zapojenie nepoužitých vstupov

V mnohých prípadoch je možné spojiť volné vstupy paralelne a tak znížiť počet nepoužitých vstupov. V prípade AND a NAND sa spojené vstupy správajú z hľadiska zát'aže ako jeden vstup. Vstupný prúd hradla je daný len jedným rezistorom  $R_1=4\text{ k}\Omega$ .


V prípade OR a NOR však spojené vstupy predstavujú logickú zát'až všetkých spojených vstupov. Každý zo vstupov generuje vstupný prúd cez rezistor  $4\text{ k}\Omega$  a ovplyvní tak logický zisk.

# Logika TTL



Logické hradlo TTL bolo prvým vyrobeným logickým členom. Typické vnútorné usporiadanie hradla **NAND** v technológií TTL vyzerá nasledovne:

Dôležitou súčasťou hradla NAND v TTL je viacemitorový tranzistor Q1, pomocou ktorého sa realizuje logický súčin. Ak má aspoň jeden zo vstupov A, B logickú nulu ( $U<0,8\text{ V}$ ), prechod báza-emitor na tranzistore Q1 je otvorený a prechádza ním prúd zo zdroja VCC cez rezistor R1 do vonkajšieho vstupného obvodu. Tranzistor Q1 je nasýtený a na jeho kolektore je napätie približne zhodné s napätiom na emitore. Q2 je preto uzavretý, na rezistore R4 je nulové napätie a je preto uzavretý aj tranzistor Q4. Cez R2 prechádza do bázy Q3 prúd a na výstupe je napätie odpovedajúce úrovni log. 1 (z  $VCC=5\text{ V}$  znížený o úbytok napäcia na Q3 a D).




TTL NAND – vnútorné usporiadanie

# Logika TTL


Tranzistory používané v obvodoch TTL pracujú ako spínače. To znamená, že sú bud' v uzavretom alebo otvorenom, resp. v nasýtenom stave. Z hľadiska obmedzení dosiahnutelnej rýchlosťi obvodu TTL je významný stav nasýtenia (saturácie). V stave nasýtenia sú oba prechody (báza-emitor a báza-kolektor) otvorené. Pri prechode tranzistora z otvoreného do uzavretého stavu spôsobuje oneskorenie hradla doba odvedenia nadbytočného náboja z prechodu báza-kolektor. Táto doba sa nazýva **doba zotavenia** a má rozhodujúci vplyv na oneskorenie výstupného signálu. Tento problém sa riešil zavedením tzv. Schottkyho technológie.

# Logika STTL

Princíp **Schottkyho technológie** spočíva v použití tzv. Schottkyho tranzistora namiesto bežného spínacieho tranzistora. Medzi kolektor a bázu bipolárneho tranzistora sa zapojí Schottkyho dióda, čím zabránime prechodu tranzistora do stavu nasýtenia nižším prahovým napäťom Schottkyho diódy.



Princíp Schottkyho tranzistora



Schematická značka Schottkyho tranzistora

# Logika STTL

Schottkyho technológia umožnila vznik nových rám TTL obvodov, a to **STTL** (Schottkyho TTL) a vylepšené rady LSTTL a ALSTTL.

- TTL standard (pôvodná rada TTL obvodov)
- STTL – rada TTL obvodov, využívajúca princíp Schottkyho tranzistora
- LSTTL – nízkopríkonová rada STTL (Low Power Schottky)
- ALSTTL – pokročilá rada LSTTL (Advanced Low Power Schottky)
- FTTL – rýchla TTL logika (Fast TTL)

# Porovnanie TTL technológií

Súčin oneskorenia signálu hradlom  $t_{pd}$  a príkonu  $P_h$  na jedno hradlo predstavuje dôležitý faktor. Čím je menšia hodnota súčinu, tým sa považuje rada logických obvodov za výhodnejšiu z hľadiska rýchlosťi a príkonu.

	Oneskorenie $t_{pd}$ [ns]	Príkon $P_h$ /hradlo [mW]
TTL standard	10	10
STTL	3	18
LSTTL	9	2
ALSTTL	4	1
FTTL	3	4

## PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74HCT00D	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00DBR	ACTIVE	SSOP	DB	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HT00	Samples
SN74HCT00DBRE4	ACTIVE	SSOP	DB	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HT00	Samples
SN74HCT00DE4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00DG4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00DR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00DRE4	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00DT	ACTIVE	SOIC	D	14	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00N	ACTIVE	PDIP	N	14	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	SN74HCT00N	Samples
SN74HCT00NE4	ACTIVE	PDIP	N	14	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	SN74HCT00N	Samples
SN74HCT00NSR	ACTIVE	SO	NS	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HCT00	Samples
SN74HCT00PW	ACTIVE	TSSOP	PW	14	90	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HT00	Samples
SN74HCT00PWR	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HT00	Samples
SN74HCT00PWRG4	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HT00	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

# Logické obvody CMOS


Logické obvody CMOS (Complementary Metal Oxide Semiconductors) boli vyvinuté ako konkurencia TTL technológií. Jeho hlavnou výhodou je veľmi nízky príkon, široký rozsah napájajúcich napäť (3 až 18 V), veľká odolnosť voči rušeniu (šumová imunita) a dostatočná rýchlosť porovnatelná s TTL.

Technológia CMOS umožňuje podstatne vyšší stupeň integrácie než TTL. Umožňuje konštrukciu LSI a VLSI (s vysokým a veľmi vysokým stupňom integrácie). Okrem logických obvodov sa CMOS používa aj pri výrobe pamäťí a rôznych druhov mikroprocesorov.

# Logické obvody CMOS

Integrované obvody CMOS sú konštruované z dvojice MOSFET tranzistorov s indukovaným kanálom. Jeden z tejto dvojice je MOSFET s p-kanálom a druhý s *n*-kanálom. Oba tranzistory pracujú v tzv. obohatenom móde.

Invertor je základným stavebným prvkom zložitejších obvodov v technológii CMOS.





# Logické obvody CMOS

Logické hradlá v technológii CMOS sa vyrábajú vhodným zapojením viacerých invertorov. Hradlo **NAND** je konštruovaný nasledovne:

- spoja sa 2 MOSFET tranzistory T1 a T2 s n-kanálom v sérii a 2 MOSFET tranzistory T3 a T4 s p-kanálom paralelne,
- spoja sa vývody hradiel (G) tranzistora MOSFET T1 s T3 a T2 s T4, získa sa tak zapojenie dvojstupového hradla NAND.

V prípade **NOR** sa spoja MOS tranzistory s n-kanálom paralelne a tranzistory s p-kanálom sérioovo.

# Logické obvody CMOS



# Prepojenie obvodov CMOS a TTL

Pri vzájomnom prepájaní obvodov CMOS s rôznym napájacím napäťom alebo pri prepojení obvodov CMOS s napájacím napäťom  $U_{cc} > 5 \text{ V}$  s TTL obvodom je nevyhnutné prispôsobiť napäťové a prúdové úrovne.

# Porovnanie CMOS a TTL

- Komponenty CMOS sú drahšie v porovnaní s TTL logikou
- Oneskorenie v TTL je zvyčajne 10 ns, CMOS 20 až 50 ns
- CMOS má dlhšiu nábežnú a dobežnú hranu
- Rozsah napäťia pre TTL je 4,75 V až 5,25 V, pre CMOS 0 až 1/3 VDD pre log. 0 a 2/3 VDD až VDD pre log. 1
- Lepší power management pre CMOS
- Zaťaženie výstupu pre TTL zvyčajne 10, pre CMOS až 50
- CMOS lepšia odolnosť voči šumu